发布日期：2024-07-23 10:11 点击次数：151
（原标题：HBM 4欧美童模写真，更多细节曝光）
如若您但愿不错时时碰头，接待标星储藏哦~
开始：本色由半导体行业不雅察（ID：icbank）编译自block&files，谢谢。
供应商和 JEDEC 正在提前鼓动他们的 HBM4 筹画，因为他们怀疑展望的 Gen AI 飞扬意味着行将到来的 Nvidia GPU 将更快地需要它。
高带宽内存 ( HBM ) 通过将内存芯片堆叠在逻辑层之上，并通过互连 TSV 通谈，绕过 X86 插槽皆集的 DRAM 容量和带宽截至，悉数这些都通过中介层组件皆集到 GPU，从而提供比 X86 插槽更高的带宽。颐养电子成立工程委员会 ( JEDEC ) 证明并发布了 HBM 标准，现时标准是其第五个标准，即 HBM3E（彭胀版）。
HBM 的主要供应商是 SK 海力士，其次是三星和好意思光。SK 海力士2024 年第一季度收入飙升 144%，这要归功于 Nvidia 对 HBM 芯片的需求，后者将 HBM 芯片与其 GPU 一齐封装。TrendForce暗示，受价钱溢价和 AI 芯片产能需求增多的推动，HBM 商场有望兑现“建壮增长”。
好意思光正在打造 24 GB HBM3e芯片，配备 8 x 3 GB 堆叠 DRAM 芯片（8 高），供 Nvidia 在其 H200 Tensor Core GPU 中使用。它还有一款 12 高成立，容量为 36 GB，性能最初 1.2 TBps。三星领有我方的 12 高、36 GB HBM3e 成立，带宽高达 1.28 TBps。
JEDEC 暗示将在本年年底前发布完满的 HBM4 标准——就在几个月前，该筹画还筹画于 2025 年寄托。HBM4 的初步特质还是出现。
HBM4 界限器将大概界限 HBM3E DRAM。HBM3E 芯片具有 1024 位宽的通谈，而 HBM4 则将其加倍至 2048 位。HBM3E 堆叠的 DRAM 芯片的最大数目为 12 个。HBM4 将其增多三分之一至 16 个，同期相沿 24 Gb 和 32 Gb 层。这将进步容量，最高相沿 512 Gb（64GB），带宽最高可达 6.4 GTps，这意味着主机 GPU 不错更快地获得更大批据，从而处治更大的大型话语模子。
16 层堆叠显著比 12 层堆叠高，JEDEC 正在筹商将 HBM 芯片最大高度参数从 720μm 进步到 775μm。训斥高度的枢纽之一是给与更小的工艺时期。
台积电和 SK 海力士最初筹画使用 12nm 12FFC+ 工艺，但咫尺联想增多 5nm N5 工艺时期。三星暗示，它将在其 HBM4 逻辑芯片中使用 4nm 时期，与 HBM3E 芯片使用的 10nm 工艺比拟，这将进步芯片的性能并训斥其功耗。
平直 将HBM 皆集到 GPU ，无需中介层组件，不错镌汰 DRAM 和 GPU 之间的距离，从而加速数据看望速率。但是，热联想截至可能会破损 HBM4 堆栈平直与 GPU 伙同。两个发烧的成立可能会使单个发烧的成立难以冷却。
不管这些问题的成果若何，咱们都不错肯定，SK 海力士、三星和好意思光之间的热烈竞争将产生具有 HBM4 的 GPU 系统，以更快地看望更多内存，并使 Gen AI LLM 设备愈加经济实惠，并大概彭胀到更大的模子。
https://blocksandfiles.com/2024/07/19/hbm4s-accelerated-arrival/
点这里加眷注，锁定更多原创本色
*免责声明：本文由作家原创。著述本色系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或相沿，如若有任何异议，接待关系半导体行业不雅察。
今天是《半导体行业不雅察》为您共享的第3832本色，接待眷注。
果肉系列『半导体第一垂直媒体』
及时 专科 原创 深度
公众号ID：icbank
心爱咱们的本色就点“在看”共享给小伙伴哦